날아보자 RSS FEED

코스윅 : 학위과정에서 이수해야 하는 최소한의 수업이나 실습

포닥 : Post Doctoral Researcher. 박사학위 이후 연구자.(비정규직에 일하는 박사.)

독일 PI 연락?

독일어 시험 ZD (Zertifikat Deutsch)

외국인을 위한 영어로 진행되는 인터내셔널 석사과정 있음 (독일어 석사 과정과는 달리 학비가 학기당 최대 500~600만원인 경우가 있다.)

독일대학 석사 졸업자의 경우 독일인 졸업자와 같은 루트에서 박사과정에 진학할 수 있으며, 이는 입학이기 보다는 연구소의 정식 연구원으로 취업하는 개념에 가깝다. 석사 졸업학점이 우수해야 하며, 해당 분야의 연구를 위해 본인이 커리어를 잘 쌓았는지 어필하는 것도 물론 중요하다. 독일인 교수의 추천서가 있다면 아무래도 유리할 수는 있겠지만 일단 본인 스스로 기본적인 조건부터 갖추는 것에 집중하는 것이 좋다. 이 루트로 박사과정을 밟게 될 경우 독일 공무원에 준하는 월급이 제공되지만, 초임 연구원의 경우 1/4이나 1/2의 부분적 급여로 시작하는게 대부분이다. 이공계의 경우 박사과정 소요기간은 일반적으로 5년이며, 초반 2년간 고용 계약이 체결되며 이후 3년차에서 중간 심사를 통해 계약이 연장되는 형태이다. 자연과학 계열 전공의 경우 빨리 마치면 3년 안으로도 졸업이 가능할 수도 있다.

국내석사 졸업자와 독일 박사과정진학의 루트는 독일석사 졸업자의 루트와 개념이 다르다. 일단 연구분야와 관련되어 연구소를 선정후 컨택하여 객원연구원(Gastwissenschaftler) 자격으로 과정을 밟는 경우가 대부분이기 때문. 물론 연구업무와 관련된 급여가 없으며 소속 학교에 학생으로 등록 가능하고 DAAD와 같은 장학재단을 통해 외부 장학금을 지원받는 형태. 박사과정 중에 교수의 요청이나 졸업요건에 따라 일부 코스윅을 이수해야 하는 경우도 있다.

Block RAM

Memory resources are another key specification to consider when selecting FPGAs. User-defined RAM, embedded throughout the FPGA chip, is useful for storing data sets or passing values between parallel tasks. Depending on the FPGA family, you can configure the onboard RAM in blocks of 16 or 36 kb. You still have the option to implement data sets as arrays using flip-flops; however large arrays quickly become expensive for FPGA logic resources. A 100-element array of 32-bit numbers can consume more than 30 percent of the flip-flops in a Virtex-II 1000 FPGA or take up less than 1 percent of the embedded block RAM. Digital signal processing algorithms often need to keep track of an entire block of data, or the coefficients of a complex equation, and without onboard memory, many processing functions do not fit within the configurable logic of an FPGA chip.

* 쉽게 말해서 온보드 메모리가 없는 경우, 많은 함수 처리는 FPGA 칩의 하드웨어 로직으로 적합하지 않다.

The inherent parallel execution of FPGAs allows for independent pieces of hardware logic to be driven by different clocks. Passing data between logic running at different rates can be tricky, and onboard memory is often used to smooth out the transfer using first-in-first-out(FIFO) memory buffers.

마지막 줄 해석 : FPGA 고유의 병렬 실행은 하드웨어 로직의 개별 부분이 서로 다른 클럭에 의해 구동되는 것을 가능하게 합니다. 서로 다른 속도로 실행되는 로직간 데이터를 전송하는 것은 매우 까다로워서, 온보드 메모리는 종종 first-in-first-out (FIFO) 버퍼를 사용하여 전송을 원활히 하는 데에 사용됩니다.

그림 17에서와 같이 FIFO 버퍼를 서로 다른 크기로 구성할 수 있으며, FPGA 칩의 비동기 부분간에 데이터 손실이 없도록 할 수 있습니다. 테이블 6은 다양한 FPGA 군에 임베디드된 사용자 구성가능한 Block RAM입니다.